在半导体研究中我们经常看下面这个公式，

(资料图)

理想比导通电阻的一个关系式，其中WD是满足所需击穿电压BV的漂移区的厚度，q是电子电荷，ND是漂移区的掺杂浓度，μn是电子迁移率，εn是半导体介电常数，EC是所需耐压的临界电场值。

这里我们又可以推导出一个公式，

在20世纪80年代，通用电气发明IGBT和商业化不久，硅基二极管的反向恢复行为不佳便成为了电机控制等领域的主要障碍，估计整流桥中的大反向恢复电流，IGBT搭配应用中的显著损耗等。后来也出现了硅基肖特基二极管，但由于漂移区的电阻较高，反向阻塞时的漏电流很高，限制了其耐压不适合超过300V。所以使用碳化硅取代硅，能够将漂移区电阻降低1000倍，这为制造碳化硅肖特基二极管提供了强大动力。第一个400V的碳化硅肖特基是基于6H-SiC的，与硅基PiN二极管相比，其导通压降约为1.1V,没有反向恢复电流。

与硅基相比，由于金属-半导体界面的电场大得多，碳化硅肖特基势垒降低的效果要差很多；同时由于漂移区的掺杂浓度较大，从而产生了较强的隧穿诱导电流。这两者都导致了泄漏电流的大量增加。

幸运的是，这个问题有一个很好的解决方案，早前被称为"pitch-rectifier"应用到硅基肖特基上，后来被成为结势垒肖特基(JBS),依赖于肖特基接触下方的PN结。

广泛用于制造硅基MOSFET的双扩散工艺不太适合碳化硅，主要是因为在多晶硅栅极能够承受的温度下，N和P型掺杂剂的扩散系数太低，所以一般采用的是离子注入工艺，这种方法在1997年首次用于6H-SiC的MOSFET。

基本的平面栅MOSFET的结构如下图，

其中包含了P+屏蔽区域，旨在减少氧化物中的电场，在没有P+屏蔽区时，电场的大穿透导致了有限的击穿电压，除非使用较长的通道。在高压阻塞状态下，碳化硅漂移区的大电场会引起栅极氧化物的可靠性问题，P+屏蔽区在JFET区域产生了一个势垒，从而降低了氧化物附近的电场，使其保持在3MV/cm以下，以确保其可靠性。在碳化硅功率MOSFET中优化JFET区域的宽度，能够减少比导通电阻，还能够抑制栅极氧化物中的电场。

SiC平面栅JBSFETS

最初提出在碳化硅MOSFET中通过体二极管来进行第三象限的电流流动，但由于双极性退化的原因，导致了MOSFET特性的退化。主要是双极电流传输引起的基面位错产生的堆叠引起的。可以通过并联一个碳化硅二极管来绕过双极性的体二极管，但这相当于额外的增加了一个器件，所以提出了MOSFET集成JBS二极管的方案，即JBSFET。

此外，由于JBS具有较小的通道密度，它比MOSFET具有更高的短路耐受能力。

硅基的平面栅到沟槽栅，我们可以在碳化硅中看到平面栅和沟槽栅，但由于一些原因，目前只有部分厂家推出了沟槽栅碳化硅MOSFET。下图是沟槽栅MOSFET的示意结构图，

但这个结构并不适合碳化硅MOSFET，首先，在阻塞状态下，在沟槽底部会形成非常大的电场，对于栅极氧化物造成较大的威胁。其次，除非使用非常宽的P基区，否则在P基区的耗尽层穿透会使通道电阻非常大。为了应对上述问题，多种沟槽栅的方案被提出。

从长远来看，碳化硅MOSFET的发展还是以降低成本，降低导通电阻，提高可靠性为主，同时往更高的电压等级发展，以及高耐压的碳化硅IGBT。当然就目前应用最多的，依旧是650V~1700V或者2200V耐压的碳化硅器件，主要集中于新能源汽车，光伏储能等这些各大厂家深耕的领域。

这不，6月15-16日 在江苏·无锡举办2023 碳化硅器件应用与测试技术大会，会议将分为两个应用专场展开，重点聚焦碳化硅产品在光储系统及车用主驱产品中的当前的应用进展及技术要求。

相信大家也很久没见面了，期待与你相遇。

（粉丝听说有优惠，哈哈，我也只能争取到这儿了）

今天分享的这篇文章来自B. Jayant Baliga，半导体元老的"Silicon Carbide Power Devices: Progress and Future Outlook"。

希望你们能够喜欢！

关键词：